Dispositivo Lógico Programable

Para la simulación del sistema de control de nivel se utiliza un PLD (Programmable Logic Devices) los cuales son pequeñas ASICs configurables por el usuario capaces de realizar una determinada función lógica. La mayoría de los PLD consisten en una matriz de puertas AND seguida de otra matriz de puertas OR. Mediante esta estructura, puede realizarse cualquier función como suma de términos productos.

Aunque las memorias PROM, EPROM y EEPROM son PLDs, muchas veces se las excluye de esta denominación debido a que su contenido se define utilizando elementos de desarrollo propios de microprocesadores, tales como; ensambladores, emuladores y lenguajes de programación de alto nivel. Otras veces, cuando estas memorias se usan para realizar una función lógica y no para guardar un programa de un microprocesador, se las incluye dentro del término PLD.

Dentro de la gama de PLD existentes se selecciono los CPLD ya que poseen un mayor nivel de integración, por lo cual permiten implementar sistemas más eficaces, debido a que utilizan menor espacio, mejoran la fiabilidad del diseño, y reducen costos. Un CPLD se forma con múltiples bloques lógicos, cada uno similar a un PLD. Los bloques lógicos se comunican entre sí utilizando una matriz programable de interconexiones, lo cual hace más eficiente el uso del silicio, conduciendo a una mejor eficiencia a menor costo. Ver figura figura 4.

Figura. 4: Matriz de conmutación

Entre los principales bloques lógicos de los CPLD se encuentran:

Simple PLD:

· Entradas

· Matriz de términos productos

· Colocador de términos productos

· Macro-celdas (registros)

Bloques lógicos: ejecutan expresiones de suma de productos y almacena los resultados en microceldas

Interconexión programable: establecen la ruta de señales de y desde los bloques lógicos.

Los principales recursos que presentan los CPLD son:

· Número de macroceldas por bloque lógico.

· Número de entradas de las interconexiones programables a los bloques lógicos.

· Número de término producto en los bloques lógicos

El fabricante que se escogio para trabajar con el CPLD fue Altera específicamente la familia Max 7000

Figura. 5: Diagrama de bloques del MAX 7000E y del MAX 7000S